mc - HIT Karlsruhe

 Documents

 212 views
of 28
All materials on our website are shared by users. If you have any questions about copyright issues, please report us to resolve them. We are always happy to assist you.
Description
mc Mikrocomputertechnik - Kapitel 5 Herzlich Willkommen Prof. Jürgen Walter Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 1 mc Tabelle 5.1 Verwendete…
Share
Transcript
mc Mikrocomputertechnik - Kapitel 5 Herzlich Willkommen Prof. Jürgen Walter Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 1 mc Tabelle 5.1 Verwendete Einheiten - Projekte Projekt verwendete Einheiten 1. Blinklicht mit vorgegebener Timer 0,1 Interrupt Blinkfrequenz 2. A/D-Wandlung A/D-Wandler 3. Serielle Schnittstelle Serielle Schnittstelle 4. Effektivwertmessung Timer, A/D-Wandler, Serielle Schnittstelle Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 2 mc 3 Goldene Regeln für 8051 Programme  Nur dokumentierte Hard- und Software ist existent.  Durchgänge Verwendung von Registern mit Herstellung des Ausgangszustandes. Zuordnung von Tasks (Aufgaben – Prozesse) zu Registerbänken.  Bei umfangreicher Software unbedingt Hochsprache C verwenden. Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 3 mc Standardkopf für Programme  Assembler Anweisungen  Programmbeschreibung  Initialisierungsteil für allgemeine Konstanten  Initialisierungsteil für On-Chip Peripherie Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 4 mc Assembler-Anweisungen $nomod51 ;der Modus fuer 8051 wird abgeschaltet $debug $nolist ;es wird kein Listing fuer reg535 erstellt $include(reg535.pdf) ;die 80535-spezifischen Daten $list ;es wird ein Listing erstellt $ title () Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 5 mc Programmbeschreibung ;------------------------------------------------------------------------ ;Programmbeschreibung ;------------------------------------------------------------------------ ;Programm: ;Datum: ;Programmiert: J. Walter ;Verwendete Einspruenge: keine ;Verwendete Unterprogramme: keine ;Verwendete Register und Variable: ;Registerbank(0) ;R2 ;Kommentar: ; ;Aenderungen: ;Datum: ; ; Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 6 mc Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 7 mc Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 8 mc Tabelle 5.11. Codierung Spannung Leuchte 2 Leuchte 3 0V <=U <= 2 V AUS AUS 2V< U <=3 V AUS EIN 3V< U <=4 V EIN AUS 4V< U <= 5 V EIN EIN Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 9 mc Bild 5.11. Blockbild A/D-Wandler P6 (0DBH) ACMOS Port 6 ADCON (0D8H) 7 6 5 4 3 2 1 0 ADDAT (0D9H) 7 AN7/P 6.7 6 AN6/P 6.6 AN5/P 6.5 5 Sample AN4/P 6.4 Multiplexer & A/D-Wandler 4 AN3/P 6.3 Hold AN2/P 6.2 3 AN1/P 6.1 2 AN0/P 6.0 1 V AREF 0 V AGND Internal Reference Voltages DAPR (0DAH) 7 6 5 4 3 2 1 0 Programmierung Programmierung interner Bus V intAREF V intAGND Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 10 Bild 5.12. Anschluß eines Potentiometers mc an EURO_535 Anschluß EURO_535 VCC +5V VGA Pin 4 VAREF VGA Pin 26 1 K AN0 VGA Pin 27 VAGND VGA Pin 31 GND 0V VGA Pin 21 Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 11 mc Tabelle 5.12. Wert - Spannung Zahl Spannung / V 0 0 1 0,01960784 ...... ...... 50 0,98039216 51 1 52 1,01960784 ...... ...... 101 1,98039216 102 2 103 2,01960784 ...... ...... ...... ...... 254 4,98039216 255 5 Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 12 mc Bild 5.13. Schaltbild ADDA535-Karte VCC J3 IC1 R11 B1 R9 P5.0 1 DB0 V OUT 16 1 ANALOG OUT1 P5.1 2 15 1K lin JUMPER 3 DB1 V OUT SENSE 14 1K P5.2 DB2 V OUT SELECT B13 P5.3 P5.4 4 5 DB3 DB4 GND GND 13 12 VCC DA1 P5.5 6 DB5 +VCC 11 P5.6 7 DB6 CS 10 1 GND P5.7 8 DB7 CE 9 AD558 BNC1 P4.1 R2 AN0 BNC IC2 R10 B2 2 100 P5.0 1 DB0 V OUT 16 1 ANALOG OUT2 D2 P5.1 2 DB1 V OUT SENSE 15 ZD 5V6 P5.2 3 14 1K PIN1 P5.3 P5.4 4 5 DB2 DB3 V OUT SELECT GND 13 12 VCC B14 DA0 1 6 DB4 GND 11 GND P5.5 DB5 +VCC P5.6 7 DB6 CS 10 1 BNC2 P5.7 8 DB7 CE 9 R3 AN1 BNC AD558 P4.0 2 100 D3 ZD 5V6 PIN3 1 +5V VCC VSS X4 R1 VCC AN2 PIN5 2 100 VG1 D1 1 A1 C1 41 ZD 5V6 2 A2 C2 42 3 A3 C3 43 1 4 A4 C4 44 R4 5 A5 C5 45 AN3 PIN6 6 A6 C6 46 7 A7 C7 47 VDD X3 2 100 P4.0 8 A8 C8 48 P4.1 D4 P5.0 9 A9 C9 49 P5.1 ZD 5V6 P5.2 10 A10 C10 50 P5.3 P5.4 11 A11 C11 51 P5.5 1 P5.6 12 A12 C12 52 P5.7 R5 PL1 13 A13 C13 53 AN4 PIN7 PIN1 1 PIN1 14 A14 C14 54 2 PIN2 15 A15 C15 55 2 100 PIN3 3 PIN3 16 A16 C16 56 D5 4 PIN4 17 A17 C17 57 ZD 5V6 PIN5 5 PIN5 18 A18 C18 58 PIN6 6 PIN6 19 A19 C19 59 1 PIN7 7 PIN7 20 A20 C20 60 AD/DA Zusatzkarte f uer 80535-Board R6 PIN8 8 PIN8 21 A21 C21 61 AN5 PIN8 PIN9 9 PIN9 22 A22 C22 62 8 Analogeingaenge PIN10 10 PIN10 VCC 23 A23 C23 63 VCC 2 100 24 A24 C24 64 2 Analogausgaenge D6 PINLEISTE_10 25 A25 C25 65 ZD 5V6 26 A26 C26 66 Joachim Juengst, Januar 1994 AN0 27 A27 C27 67 AN1 1 AN2 28 A28 C28 68 AN3 Fachhochschule Karlsruhe, FB F R7 AN4 29 A29 C29 69 AN5 AN6 PIN9 AN6 30 A30 C30 70 AN7 31 A31 C31 71 2 100 32 A32 C32 72 D7 ZD 5V6 VG_535Z 1 R8 AN7 PIN10 2 100 D8 ZD 5V6 1 Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 13 mc Tabelle 5.13. ADCON REGISTER 0DFH 0DEH 0DDH 0DCH 0DB 0DAH 0D9H 0D8H 0D9H BD CLK - BSY ADM MX2 MX1 MX0 ADCON Bit Funktion MX2 MX1 MX0 MYMOS ACMOS 0 0 0 Anlog Eingang 0 AN0 P6.0 0 0 1 Anlog Eingang 1 AN1 P6.1 0 1 0 Anlog Eingang 2 AN2 P6.2 0 1 1 Anlog Eingang 3 AN3 P6.3 1 0 0 Anlog Eingang 4 AN4 P6.4 1 0 1 Anlog Eingang 5 AN5 P6.5 1 1 0 Anlog Eingang 6 AN6 P6.6 1 1 1 Anlog Eingang 7 AN7 P6.7 ADM "1" Kontinuierliche Wandlung. "0" Stop nach jeder Wandlung BSY "1" Busy Flag / Wandlung findet statt. "0" Wandlung beendet - frei CLK CLK - Wird nicht für A/D-Wandler verwendet BD Baudrate - Wird nicht für A/D-Wandler verwendet Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 14 Tabelle 5.14. Erhöhung der Auflösung mc durch Einschränkung des Meßbereiches DAPR .3 - .0 VintAGND VintAREF DAPR .4 - .7 0. - 3. Bit 4. - 7. Bit 0000 0,0 5,0 0001 0,3125 - 0010 0,625 - 0011 0,9375 - 0100 1,25 1,25 0101 1,5625 1,5625 0110 1,875 1,875 0111 2,1875 2,1875 1000 2,5 2,5 1001 2,8125 2,8125 1010 3,125 3,125 1011 3,4375 3,4375 1100 3,75 3,75 1101 - 4,0625 1110 - 4,375 1111 - 4,68754 Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 15 Bild 5.14. Anzeige des ADDAT-Inhalts mc im Debug-Programm Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 16 mc Bild 5.15. Umsetzung von parallel in seriell 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 1 0 Sender Empfänger 0 0 0 0 0 1 1 1 zeitlich nacheinander 1 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 1 0 0 0 Stop Bit 0 Start Bit Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 17 Bild 5.16. Einstellungen der mc seriellen Schnittstelle Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 18 Bild 5.17. Einstellungen im mc Terminalprogramm Windows 98 Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 19 Bild 5.18. Wechselspiel zwischen mc PC und Controller PC Controller t Remote-Debug-Programm Hitop.exe lädt Seriel_1.HTX Seriel_1.HTX steht im Programmspeicher Start des Programmes Seriel_1.HTX Programm wartet auf Taster 1="0" Hitop.exe wird beendet Start von Terminalprogramm Einstellungen vornehmen Taster 1 betätigt, Programm wird fortgesetzt. Testzeichen "A" erscheint B wird gesendet B+20H ergibt b - Rückgabe an Terminalprogramm b empfangen Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 20 mc Tabelle 5.15. SCON Bits 09FH 09EH 09DH 09CH 09B 09AH 099H 098H 98H SM0 SM1 SM2 REN TB8 RB8 TI RI SCON Bit Symbol SM0 SM1 0 0 Mode 0: Synchroner Modus, feste Baudrate fosc/12 0 1 Mode 1: 8-Bit UART, variable Baudrate 1 0 Mode 2: 9-Bit UART, feste Baudrate fosc/64 oder fosc/32 1 1 Mode 3: 9-Bit UART, variable Baudrate SM2 Ermöglicht Multiprozessor-Kommunikation in Mode 2 und 3 Empfänger-Interrupt wird nicht ausgelöst, falls das neunte Datenbit "0" ist. In Mode 1 und SM2="1" wird der Interrupt ebenfalls nicht aktiviert falls kein gültiges Stopbit empfangen wird. In Mode 0 muß SM2="0" sein. REN Receiver enable. "1" Gibt den seriellen Empfang durch Software frei. "0" sperrt den Empfang. TB8 Übertragungsbit 8. Das neunte Bit für Mode 2 und 3. Wird durch Software gesetzt und rückgesetzt. RB8 Empfangsbit 8. Neunte Bit für Empfang in Mode 2 und 3 TI Übertragungsinterrupt. Wird durch die Hardware am Ende des achten Bits in Mode 0 gesetzt, oder am Beginn des Stop-Bits in den anderen Moden. Muß durch Software zurückgesezt werden. RI Empfängerinterrupt. Ist das empfangene Interrupt-Flag. Wird am Ende des achten Bits in Mode 0 gesetzt, oder am Beginn des Stop-Bits in den anderen Modi. Muß durch Software zurückgesetzt werden. Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 21 mc Bild 5.19. Erzeugen der Baudrate Timer 1 Overflow fosc/2 ADCON.7 (BD) SM0 SM1 SMOD *1/39 *1/2 Baud Rate Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 22 Baudraten im ADCON REGISTER mc A/D-Wandler Steuerung Bitadressierbar 0DFH 0DEH 0DDH 0DCH 0DB 0DAH 0D9H 0D8H 0D9H BD CLK - ADCON Bit Funktion BD Baudrate - Wird nicht für A/D-Wandler verwendet CLK "1" Der Takt wird nach außen an Pin P1.6/CLKOUT weitergeleitet Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 23 Tabelle 5.17. Allgemein mc verwendete Baudraten Baud Rate fosc(MHz) SMOD C/(/T) TIMER 1 Reload Mode 1,3 Mode Value 62,5 Kbaud 12,0 1 0 2 0FFH 19,5 Kbaud 11,059 1 0 2 0FDH 9,6 Kbaud 11,059 0 0 2 0FDH 4,8 Kbaud 11,059 0 0 2 0FAH 2,4 Kbaud 11,059 0 0 2 0F4H 1,2 Kbaud 11,059 0 0 2 0E8H 110 Baud 6,0 0 0 2 72H 110 Baud 12,0 0 0 1 0FEEBH Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 24 Bild 5.20. Blockschaltbild mc für Effektivwertmesser Uef f µ-Controller Signalgenerator A/D-Wandler t Zeitgeber Serielle Schnittstelle Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 25 mc Bild 5.21. Abgetasteter Sinus Sinus mit 100 Hz; abgetastet mit 1000 Hz 3 2,5 2 Ue 1,5 1 0,5 0 0 5 10 15 20 25 30 35 40 45 t in ms Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 26 mc Bild 5.22. Blockschaltbild Zeitgeber 2 P1.5/T2EX Fosc/12(24) Gegattertes Fosc/12(24) Fallende Flanke an P1.7/T2 Timer 2 16 Bit Tim e r 2 Inte rrupt Inte rrupts 16 Bit 16 Bit 16 Bit 16 Bit Komparator Komparator Komparator Komparator P1.0/CC0 E/A- P1.1/CC1 Steuerung P1.2/CC2 8 P1.3/CC3 CCH3 CCL3 CCH2 CCL2 CCH1 CCL1 CRCH CRCL Inte rne r Bus 8 Bit Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 27 mc Tabelle 5.18. Verwendete Abkürzungen Abkürzung Bedeutung CRCH, CRCL Compare Reload Capture High/Low Register CCH1, CCL1 Compare Capture High / Low Register 1 CCH2, CCL2 Compare Capture High / Low Register 2 CCH3, CCL3 Compare Capture High / Low Register 3 Prof. J. WALTER Kurstitel Stand: Oktober 2001 Seite 28
Related Search
We Need Your Support
Thank you for visiting our website and your interest in our free products and services. We are nonprofit website to share and download documents. To the running of this website, we need your help to support us.

Thanks to everyone for your continued support.

No, Thanks