hwr_kap05_vers21

 Documents

 81 views
of 43
All materials on our website are shared by users. If you have any questions about copyright issues, please report us to resolve them. We are always happy to assist you.
Description
Lehrstuhl für Eingebettete Systeme Hardwarearchitekturen und Rechensysteme Asynchrone sequenzielle Schaltungen (asynchrone Schaltwerke) Folien zur Vorlesung…
Share
Transcript
Lehrstuhl für Eingebettete Systeme Hardwarearchitekturen und Rechensysteme Asynchrone sequenzielle Schaltungen (asynchrone Schaltwerke) Folien zur Vorlesung Hardwarearchitekturen und Rechensysteme von Prof. Dr. rer. nat. U. Brinkschulte Prof. Dr.-Ing. L. Hedrich (basierend auf Materialien von Prof. Dr.-Ing. K. Waldschmidt) Gliederung 5.1 Asynchrone Schaltwerke 5.2 Register HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:2 Motivation Einige typische Schaltungen lassen sich nicht mit Kombinatorik alleine realisieren. Beispiele dafür sind: Kombinatorik ausreichend Kombinatorik nicht ausreichend  Addierer  Zähler  Multiplexerschaltungen  Fahrstuhlschaltungen  zweistufige Logik  Programmabarbeitung  ...  ... Ã ein Gedächtnis wird benötigt, um den vorangegangenen Zustand mit in die nächste Berechnung einfließen zu lassen. Dies wird durch eine Rückkopplung eines oder mehrerer Ausgänge der Schaltung zu den Eingängen der Schaltung realisiert. HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:3 Motivation 2 Beispiel für eine Schaltung mit Rückkopplung: Zähler Die Zählerschaltung muss sich jeweils merken, welchen Zählerstand sie im vorigen Schritt hatte (nalt ). Im kombinatorischen Teil der Schaltung wird der Zähler um 1 erhöht und das neue Ergebnis (nneu) für den nächsten Zählschritt wiederum zum Eingang rückgeführt. nneu = nalt + 1 Zählsignal 1 Kombinatorischer Teil: Ergebnis nalt Speicher Addierer nneu HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:4 Schaltnetz / Schaltwerk Schaltnetze (kombinatorische Schaltungen): Die Ausgabe hängt lediglich von den Werten der Eingangsvariablen zum gleichen Zeitpunkt ab. Schaltwerke (sequentielle Schaltungen): Die Ausgabewerte hängen auch von Belegungen der Eingangsvariablen zu vergangenen Zeitpunkten ab. Man fasst hierbei alle Abhängigkeiten von Werten der Vergangenheit ein einem so genannten Zustand zusammen HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:5 Formen von Schaltwerken Einfachste Realisierung des Zustandsspeichers: Rückkopplung im Schaltnetz. Die Totzeit der Rückkopplung stellt hierbei den Zustandsspeicher dar und trennt Zustand von Folgezustand. Da sich hierbei Änderungen der Eingabe jederzeit auf den Zustand auswirken, spricht man von einem asynchronen Schaltwerk Werden die Zustandsspeicher hingegen von einem zentralen Synchronisierungssignal (Takt) gesteuert, so spricht man von einem synchronen Schaltwerk HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:6 5.1 Asynchrone Schaltwerke Rückgekoppelte Schaltnetze: x1 y1 Schalt- netz xn ym z1 zp Das Schaltnetz besitzt jetzt eine Rückkopplung. Dadurch ist die Ausgabe nicht mehr allein vom Eingabevektor abhängig, sondern auch vom inneren Zustand. Die Analyse wird deshalb sehr schwierig. Aus diesem Grund wird zunächst als Vereinfachung ein Schaltnetz ohne innere Verzögerung betrachtet. HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:7 Rückgekoppelte Schaltung Rückgekoppeltes Schaltnetz ohne innere Verzögerung: x1 y1 Schalt- netz xn ym z1 w1 zp wp Tp T1 Der Gesamtzustand des Systems wird aus dem Eingangsvektor und dem Rückkopplungszustand bestimmt. Der Zustand des Systems ist stabil, wenn: HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:8 Rückgekoppelte Schaltung Rückgekoppelte Schaltung ohne innere Verzögerung: Weiterhin gilt für i = 1, …, p und j = 1, …, m: Anregungsfunktionen: Ausgangsfunktionen: Vereinfachend wird angenommen, dass sich der Eingangsvektor nur ändert, wenn der Zustand des Systems stabil ist. HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:9 Rückgekoppelte Schaltung Beispiel: ideales Schaltnetz w1 x1 z1 1 T x2 z2 1 Übergangs- und Ergebnistabelle: HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:10 Zustandsdiagramm – Beispiel Notation: x1x2/w1z2 an den Übergängen, z=z1 im Zustand 01/10 -0/01 11/00 0 1 0-/10 1-/00 Die Variable z bezeichnet den aktuellen Zustand und die Variable w1 den Folgezustand der rückgekoppelten Schaltung. Für x1x2 = 00 ist die Schaltung unabhängig vom Zustand stabil. Eine solche Schaltung heißt bistabile Schaltung oder auch Flipflop. Befindet sich die Schaltung im Zustand z = 0, dann kann sie mit x1x2 = 01 in den Zustand z = 1 gebracht werden. Liegt anschließend x1x2 = 0- an, bleibt der Zustand z = 1 stabil. Befindet sich die Schaltung im Zustand z = 1, dann kann sie mit x1x2 = 10 in den Zustand z = 0 gebracht werden. Liegt anschließend x1x2 = -0 oder oder x1x2 = 11 an, bleibt der Zustand z = 0 stabil. HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:11 Einschränkungen Einschränkungen der bisherigen Betrachtungen: • Keine Änderung des Eingangsvariablen, solange die Schaltung nicht in einem stabilen Zustand ist. • Es sind nur Einkomponentenübergänge des Zustandes möglich, da nur ein Verzögerungsglied vorhanden ist. HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:12 Läufe in rückgekoppelten Schaltungen Lauf: Bei mehreren rückgekoppelten Variablen können unterschiedliche Verzögerungszeiten der einzelnen Variablen zu unterschiedlichen Ergebnissen führen. Dies ist abhängig davon, in welcher Reihenfolge die rückgekoppelten Variablen ihren Wert ändern. x Verknüpfungs- y netz z1 w1 T1 z2 w2 T2 Kritischer Lauf: Ein Lauf, der je nach Laufzeitrelationen zu verschiedenen stabilen Endzuständen führt, heißt kritischer Lauf. HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:13 Fehlverhalten durch kritische Läufe Beispiel: Zählerschaltung (von 0 bis 3) Notation an der Kante: x Mehrkomponenten- 0 übergang 01 0 1 1 1 00 0 2 10 1 1 3 0 11 Mehrkomponenten- 0 übergang HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:14 Analyse möglicher Übergänge Mögliche Übergänge aus instabilen in stabile Zustände: für x = 1 für x = 0 11 T1 < T2 00 10 T1 > T2 T1 < T2 T1 = T2 T1 = T2 T1 < T2 10 01 T1 = T2 T1 > T2 T1 > T2 00 01 11 w 1 =z1 z 2 z1 z 2 w 1 =z 1 w 2= 0 w 2= 1 Schlußfolgerung: Durch unterschiedliche Laufzeiten der Rückkopplungsvariablen können kritische Läufe bei x = 1 entstehen. HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:15 Im Schrittmodus mit Logiflash für x = 1 11 T1 < T2 T1 > T2 T1 < T2 T1 = T2 T1 = T2 10 01 T1 > T2 00 w 1 =z1 z 2 z1 z 2 w 2= 0 HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:16 Mögliche Formen des Zustandsübergangs: Direkter Übergang: Ein stabiler Zustand geht bei Eingabewechsel direkt in einen stabilen Folgezustand über Indirekter Übergang: Der stabile Folgezustand stellt sich über mehrere instabile Zwischenzustände ein Oszillation: Es stellt sich überhaupt kein stabiler Folgezustand ein HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:17 Vermeidung von Fehlverhalten durch Läufe Beispiel: Gray-Code-Zählerschaltung (von 0 bis 3) Notation an der Kante: x 1 01 1 0 1 0 00 0 2 11 0 0 3 1 10 1 Schlußfolgerung: Bei einem Wechsel von einem Zustand in den nächsten ändert sich jeweils nur eine Variable. Es können daher keine kritischen Läufe auftreten. HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:18 NOR-Flipflop HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:19 Detailanalyse NOR-Flipflop 00 00 00 00 T1 < T2 T1 > T2 T 1 <=> T 2 T 1 <=> T 2 T 1 <=> T 2 T 1 <=> T 2 T 1 <=> T 2 T 1 <=> T 2 T1 = T2 T1 = T2 T1 = T2 T1 = T2 10 01 10 01 10 01 10 01 T1 > T2 T1 < T2 T1 > T2 T1 < T2 T1 > T2 T1 < T2 T1 > T2 T1 < T2 11 11 11 11 x 1x 2 = 00 x 1x 2 = 01 x 1x 2 = 11 x 1x 2 = 10 speichern rücksetzen unzulässig setzen Zustandsübergänge für verschiedene Eingangszustände und Laufzeitrelationen:  Bei Eingangsvektor x1x2 = 00 kritischer Lauf, wenn z1z2 = 00 oder z1z2 = 11, u. U. sogar Schwingen. HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:20 Weiteres Problem: Hazardfehler während Übergängen Treten während Zustandsübergängen Hazardfehler auf, so können ebenfalls unerwünschte Endzustände oder Oszillationen auftreten Nochmals das Beispiel vom Anfang: ideales Schaltnetz w1 x1x2 x1 z1 z1 00 01 11 10 1 T x2 0 0 1 0 0 1 z2 1 1 1 0 0 Stabiler Übergang w1 = x1x2  x1z1 HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:21 Weiteres Problem: Hazardfehler während Übergängen w1 x1 0 0 0 1 w1 = x1x2  x1z1 x2 1 0 0 1 z1 Statischer 0 Funktionshazard ideales Schaltnetz w1 x1x2 x1 z1 z1 00 01 11 10 1 T x2 0 0 1 0 0 1 z2 1 1 1 0 0 Falscher Übergang bei Hazardfehler HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:22 Zur Vermeidung von Problemen bei asynchronen Schaltwerken  Wettlauffreie Zustandskodierung  Hazardarme Schaltnetze entwerfen  Betrieb im Normal Fundamental Mode:  Es ändert sich maximal eine Eingangsvariable gleichzeitig  Ein Eingabewechsel erfolgt erst dann, wenn alle internen Änderungen abgeklungen sind HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:23 5.2 Register Das Basis RS-Flipflop (RESET/SET) aus NOR-Gattern: R 1 Q S Q R Q S 1 Q Schaltsymbol Zustandsfolgetabelle: HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:24 RS-Flipflop Erweiterte Zustandsfolgetabelle: HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:25 RS-Flipflop mit Pegelsteuerung (Latch) Schaltung: C = Clock (Takt) Schaltsymbol: S Q C R Q HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:26 RS-Flipflop mit Pegelsteuerung (Latch) Zustandsfolgetabelle: Erweiterte Zustandsfolgetabelle: HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:27 Impulsdiagramm für das RS-Flipflop Ohne Verzögerung: C 1 0 t R 1 0 t S 1 0 t Q 1 0 t t1 t2 t3 t4 HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:28 Impulsdiagramm für das RS-Flipflop Mit Verzögerung: C 1 0 t t1 t2 t3 R 1 0 t S 1 0 t Q 1 0 t t PLH t PHL t PHL HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:29 D-Flipflop mit Pegelsteuerung Beim D-Flipflop handelt es sich um ein erweitertes RS-Flipflop mit nur einem Eingang (D). Schaltung: Symbol: D S Q D Q C C C R Q Q 1 Wie in der Schaltung zu sehen ist, kann das RS-Flipflop nur mit 01 oder 10 angesteuert werden. Die unzulässige Eingangsbelegung 11 des RS- Flipflops wird vermieden. HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:30 Taktflankensteuerung Bei einem taktflankengesteuerten Flipflop erfolgt die Fortschaltung der Eingangsbelegung nicht fortwährend beim Taktpegel 1, sondern nur zum Zeitpunkt der Taktflanke, d.h. beim Wechsel des Taktpegels von 0 nach 1 bzw. 1 nach 0 für einen invertierten Takteingang. Die Taktflankensteuerung wird durch einen spitzen Pfeil am Takteingang im Flipflop- Symbol dargestellt. Latch Master-Slave Flipflop Steuerung Pegelsteuerung Flankensteuerung Transparenz Bei C=1 Nein Speicherung Bei C=0 Bei C=0 und C=1 Übernahme des zu C=1  0 C=1  0 speichernden Zustands Größe Klein Groß HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:31 RS-Master-Slave-Flipflop mit negativer Taktflankensteuerung Schaltung: Symbol: Die Bezeichnungen - Zwei-Pegelgesteuertes Flipflop S Q C - Takflankengesteuertes Flipflop R Q für dieses Flipflop sind äquivalent. HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:32 RS-Master-Slave Flipflop mit negativer Taktflankensteuerung Zustandsfolgetabelle: HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:33 Impulsdiagramm RS-Master-Slave-Flipflop mit negativer Taktflankensteuerung : C 1 0 t R 1 0 t S Störimpuls 1 0 t Q 1 0 t Fehlinformation HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:34 RS Master-Slave-Flipflop aus NAND-Gattern HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:35 Funktionsablauf Master-Slave Flipflop UC U2 U1 t t1 t2 t3 t4 U1 Schaltschwelle des Inverters t1 Sperren Slave-Flipflop U2 Schaltschwelle der NAND-Gatter t2 Freigabe Master-Flipflop t3 Sperren Master-Flipflop t4 Freigabe Slave-Flipflop HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:36 D-Master-Slave-Flipflop mit Taktflankensteuerung D S Q C C R Q 1 HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:37 JK-Master-Slave-Flipflop mit Taktflankensteuerung Hierbei handelt es sich um ein erweitertes RS Flipflop, bei dem die die ungültige Eingangskombination 11 zum Wechsel des Zustandes genutzt wird J K Qn+1 0 0 Qn speichern 1 0 1 setzen 0 1 0 rücksetzen 1 1 Qn wechseln (vereinfachte Tabelle ohne Takt) HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:38 JK-Master-Slave-Flipflop mit Taktflankensteuerung Schaltplan: d = QK  QJ & K 1 J & D Q C C Q J Q Symbol: C K Q HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:39 T-Master-Slave-Flipflop Schaltung: T J Q C C K Q Symbol: T Q C T Qn+1 Q 0 Qn 1 Qn T = Toggle (Umschalten, Kippen) HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:40 Übersicht: Flipflop-Typen ohne Takt- Pegel- Flanken- steuerung steuerung steuerung RS-Flipflop S S S C C R R R D-Flipflop D D C C T-Flipflop T C J JK-Flipflop C K HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:41 D C Register D C Das Standardflipflop für die Verwendung in synchronen D Schaltungen ist das C taktflankengesteuerte D-FlipFlop D C Es lässt sich durch Anreihung zu einem Register z.B. mit 8Bit Breite D anordnen C D C D C D C HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:42 Schieberegister 3-Bit Schieberegister mit 3-Bit Schieberegister mit taktflankengesteuerten D- pegelgesteuerten D-Flipflops Flipflops Sequenzielle Schaltungen werden in der Regel mit taktflankengesteuerten D-Flipflops aufgebaut. Mit pegelgesteuerten Flipflops können die Zustände nicht dauerhaft gespeichert werden. HWR · K5 Uwe Brinkschulte  Eingebettete Systeme  Lars Hedrich  Entwurfsmethodik Nr.:43
We Need Your Support
Thank you for visiting our website and your interest in our free products and services. We are nonprofit website to share and download documents. To the running of this website, we need your help to support us.

Thanks to everyone for your continued support.

No, Thanks